

## パルス方式 3D Imaging LADAR の開発

### Development of pulsed 3D Imaging LADAR

平井 晓人, 亀山 俊平, 今城 勝治, 秋野 陽介, 玉川 恒久, 石村 栄太郎, 平野 嘉仁

Akihito Hirai, Shumpei Kameyama, Masaharu Imaki, Yosuke Akino, Yasuhisa Tamagawa,  
Eitaro Ishitara, and Yoshihito Hirano

三菱電機（株）  
Mitsubishi Electric Corporation

#### Abstract

This paper introduces the recent development of 3D imaging LADAR (LAser Detection And Ranging) in Mitsubishi Electric Corporation. The system consists of in-house-made key devices which are linear array: the laser, the detector and the ROIC (Read-Out Integrated Circuit). After the explanations about the key devices, some 3D imaging results are demonstrated using the single element key devices. The imaging using the developed array devices is planned in the near future.

#### 1. まえがき

我々は、物体上多点の測距により高速 3D 撮像を行う、3D Imaging LADAR (LAser Detection And Ranging)<sup>1)</sup>の開発を行っている。本 LADAR の測距方式には、CW 変調方式およびパルス方式が存在するが、前者が近距離・高精度計測を低コストで実現できるのに対し、後者は長距離撮像に優位と言われている<sup>2)</sup>。我々は様々な用途を念頭に置き、両方式での開発を進めているが、ここではパルス方式の開発について紹介する。

#### 2. システム構成

システム構成を Fig. 1 に示す。1.5  $\mu\text{m}$  帯導波路型アレーレーザから送信パルスをライン状に照射し、APD リニアアレイの各素子で受信した信号をアナログ ROIC(Read-Out Integrated Circuit)により処理し、照射ライン上の距離を瞬時計測する。このラインを 1 次元に高速走査して広範囲に送受信を行い、高速 3D 撮像を行う。このシステムでは、プレーナ導波路型レーザ、InAlAs APD、SiGe-BiCMOS ROIC といったアレーデバイスが必要であるが、我々はこれら全ての要素開発と並行し、システム実証を行っている。




Fig. 1. System configuration

#### 3. アナログ ROIC

ここでは、上述した要素開発の内、アナログ ROIC アレイについて紹介する。この IC の 1ch の回路構成を Fig.2 に示す。各 ch は、トランシスインピーダンスアンプ、ピーク検出回路、および時間検出回路を有している。ピーク検出回路における差動增幅回路は、トランシスインピーダンスアンプからの入力電圧とピークホールドコンデンサの電極間電圧との差分に利得を乗じた電圧を出力する。上記差分が正の場合のみ、トリガ生成回路が動作するとともに MOS スイッチがオンとなり、入力電圧とピークホールドコンデンサの電極間電圧が一致する。この動作を受信パルスが入力される時間帯にわたり繰り返すことにより、結果としてピーク電圧が検出される。このピーク検出動作を高速に行うことで、トリガ生成回路に接続される時間検出回路の検出精度を高くできる。検出したピーク強度電圧、時間電圧については、マルチプレクサにより ch を切り替えながら読み出す。この IC では従来<sup>3)</sup>に対し、測距を高精度化するための短パルスへ

の応答性（高速性）の改善だけでなく、小振幅のパルスを検出できる高ダイナミックレンジの実現が必要となるが、我々は、上述した高速・高ダイナミックレンジ化を実現するため、ピーク検出回路に新たな工夫を加えている。本回路の差動増幅器は、入力インピーダンスを高く保持しつつ短パルスへの応答性を向上させるため、入力段にNMOS 差動増幅回路を、出力段にバイポーラトランジスタを用いた構成としている。さらに差動増幅器出力にオフセット回路を設け、MOS スイッチの入力オフセット電圧をこのスイッチのスレッショルド電圧に近づけることで、小振幅入力時の動作閾値を低減し高ダイナミックレンジ化を図っている。

0.18um SiGeBiCMOS プロセスを用い、Fig.2 の構成に基づき回路の試作を行った。入力パルス電圧を 735mV に固定し、パルス幅を変えて測定した検出ピーク電圧を Fig.3 に示す。幅 700ps まで検出できており、従来に対し高速化を実現していることが分かる。次に、上述したオフセット回路の有効性を確認するため、この回路を持たないタイプについても試作し、両者のダイナミックレンジを比較した。パルス幅を 2ns に固定し、入力パルス電圧を変えて測定した検出ピーク電圧を Fig.4 に示す。オフセット回路の付加により小振幅領域での動作閾値が改善され、13dB のダイナミックレンジ改善を確認できた。

### 3. 3D 撮像結果およびまとめ

本 LADAR のベンチトップ実験系を構築し、開発した APD、ROIC の各単元素子を組み込んで撮像実験を行った。結果を Fig. 5 に示す。単元素子での撮像であるため走査は 2 次元であり、 $256 \times 256$  画素、0.5Hz 相当の撮像速度である。今後要素デバイスをアレイ化し、レーザ高出力化を行うことで、距離数百 m 以上のビデオレート 3D 撮像を実現する。

### 参考文献

- [1] R. A. Jarvis, IEEE Trans., PAMI-5, 122, 1983.
- [2] E. Garcia and H. Lamela, Opt. Eng., 40, 61, 2001.
- [3] M. Browder et al., Proc. of SPIE, 4377, 73-83, 2001.




Fig. 2. Configuration of ROIC




Fig. 3. Pulse width V.S. detected voltage






Fig. 4. Input peak voltage V.S. detected voltage



(a) Slant view



(b) Top view

Fig. 5. 3D Imaging results of a landscape